面向高性能端侧 AI 手机的下一代 HBM 开发
下一代 HBM 的研发正聚焦于高性能端侧 AI 智能手机领域。业内消息称，三星正在推动多层堆叠的 FOWLP 封装技术（Multi Stacked FOWLP），以提升移动设备的算力密度与能效，满足端侧 AI 的应用需求。
据称，三星的目标是在移动设备上实现更高的带宽和更丰富的 IO 容量，并以高密度封装提升整机性能。为此，计划在芯片制造流程中先进行模塑，然后将布线扩展到外围，并通过铜柱提供支撑，从而防止变形并增强整体结构强度。
若该方案得到验证，理论上在相同面积内即可显著提升带宽和 IO 容量，预计带宽和 IO 增加幅度约在 15% 至 30% 之间，并能够在有限的芯片空间内集成更多的 IO 接口。
但若铜柱直径较小，稳定性方面可能出现弯曲或断裂等问题，因此三星选择以 FOWLP 技术来加强结构。先对芯片进行模塑，随后将布线向外扩展，并承担铜柱的支撑，防止变形与热膨胀。
当前 LPDDR 等主流内存仍以引线键合等方式为主，IO 数量受限、信号损耗较大、散热效率不足，难以直接照搬现有方案。业内普遍认为三星将会在 Exynos 平台的新一代版本上率先应用该方案，并逐步扩展至手机、平板等移动设备。
